智能嵌入式愿景

什么是新的！

CoreVectorBlox神经网络IP和VectorBlox Accelerator SDK

	该VectorBlox Accelerator软件开发套件和偏光面FPGA.offer the most power efficient CNN implementation in mid-range FPGAs. The machine learning offering features: 基于Python的CNN转换工具基于C / C ++的嵌入式开发没有先前FPGA知识的评估 CNN的实时切换，和部署CNN而不重新编程FGPA
	VectorBlox SDK需要安装Linux环境。它托管在一个github模型动物园包括： Tools for converting FP-32 CNNs into INT-8 IR 一个准确的模拟器支持Tensorflow，Caffe，Darknet，Pytorch和Onnx 预先培训的神经网络和教程北极光视频套件基于参考设计
	竞争中档FPGA之间的偏光射FPGA消耗30％至50％的电源。其他重大效益包括：低功率12.7克收发器，消耗90兆瓦的速度支持LPDDR3和DDR4存储器小型因素启动11x11 mm2包，和 CNN Inference power consumption as low as 5.1 mW per GOPs, 2 to 3 times more power efficient among mid-range FPGAs *VB V1000, VB V500, VB V250 are configurations of the CoreVectorBlox Libero IP

概要

随着计算工作负载移动到边缘，偏光火FPGA总功率低30-50％，而不是竞争中档FPGA，静态功率降低，使其成为一个新的计算密集型边缘设备的理想选择，包括部署的新系列在热和电力限制的环境中。PolarFire FPGA智能嵌入式视觉解决方案包括视频，成像和机器学习IP和工具，用于加速在工业，医疗，广播，汽车，航空航天和国防部航天和国防市场的低功耗，小型因素中需要高性能的设计。

智能嵌入式愿景中的主要偏光件优势

1.竞争中密度FPGA的最低总功耗

竞争中密度FPGA的功耗降低30％至50％
延长的电池寿命，如无人机，AR / VR耳机，HUDS，便携式超声波等。
通过消除热风扇和散热器来降低系统成本
在4KP60 HDMI 2.0,12G SDI，10G以太网，12.5g同轴等中实现较低功率使用Serdes Lanes额定电量为90兆瓦

2.从11x11 mm开始的小型围类包装100k le

使用100k（11x11 mm）和200k（11x14.5 mm）LE设备创建紧凑模块
设计您的下一代视觉平台，具有小型偏光态FOMFIRE FPGA，具有DDR4，LPDDR3,12.7G Serdes，1.6 Gbps LVDS I / O和PCIe Gen2x4等无与伦比的功能

电源消耗竞争基准与16频道音频 - 视频桥设计示例
示例性设计演示了音频到视频桥接实现。它使用56％LUT，35％MathBlocks，DDR3和16通道收发器，在偏光极MPF500T设备中。与相似的密度FPGA相比，基准展示功耗高达52％。

16通道AVB切换器电源估算结果

AVB切换器（4 CH。）	静态（W）	核心动态（W）	I/O* (W)	收发器*（w）	总权力（W）
极地火（MPF500）	1.493	2.474	2。9.9.1	0.769	7.727
极火（MPF500TLS **）	1.059	2.474	2。9.9.1	0.769	7.。29.3.
KINTEX 7（XC7K325T-2）	1.796	5.。4.7.1	3.971	4.079	15.317.
Arria v（5agxfb3h）	2.572	4.。3.5.0	5.。4.5.1	1.651	14.025
Zynq US +（XCZU7EV-1L（0.72V））	2。8.6.4.	2.165	4.011	2.694	11。7.

* I / O和收发器功率估计包括静态和动态组件。**功率优化设备

16通道AVB切换器资源利用率

资源	计数	接口	Lanes	I / OS.	率
4LUT.	271K.	收发器	16.	-	2.97gb / s.
达夫	188K.
LSRAM.	816.
usram	249.	3x72位DDR3.	-	351.	800 MB / s
mathblock.	500.	3x72位DDR3.	-	351.	800 MB / s

学到更多

了解为什么Microchip FPGA比竞争中间密度FPGA消耗高达50％的低功率？	学到更多
您是否知道PolarFire是世界上最好的FPGA，保护您的IP？	学到更多
你知道什么让Microchip FPGA在行业中最可靠？	学到更多
了解Libero，IDE用于偏光。	学到更多
了解PolarFire如何满足您的下一代视觉平台要求。	sands金沙直营赌场

入门

PolarFire视频套件（MPF300-Video-kit-ns）

套件特征

4K30 MIPI CSI -2摄像头
3 HDMI港口
FMC连接
2GB DDR4.
POLARFIRE MPF300设备

PolarFire视频FMC产品组合

Coaxpress FMC卡	SDI FMC卡	USXGMII FMC卡
CoaxPress FMC子卡是用于评估和测试Coaxpress协议的硬件评估平台。价格：849美元。	SDI FMC子卡是用于评估和测试串行数字接口IP的硬件评估平台。价格：499美元。	USXGMII FMC子卡是用于评估和测试Quadrate PHY IP的硬件评估平台。价格：499美元

＃	描述	Links
1	探索并购买PolarFire视频套件。	套件网页
2	探索并购买Coaxpress FMC子卡。	FMC网页
3.	探索并购买SDI FMC子卡。	FMC网页
4.	探索并购买USXGMII FMC子卡。	FMC网页
5.	下载FialFire FPGA的Libero SoC V12.1软件。	Libero SoC V12.1下载
6.	该套件与一年的免费利比罗SoC金牌许可证。注册您的软件ID。	Licensing
7.	下载双摄像头视频套件演示指南。	DG0849.
8.	下载设计文件，编程文件和GUI安装程序。	设计文件那Program Files那GUI安装程序
9.	有关更多信息，请探索成像和视频IPS选项卡。	转到成像和视频IPS选项卡。
10.	探索低功耗偏光5。下载电源估算器UG和Excel工具。	低功率UG那电力估算器

出于Box演示设计的怪异视频套件

演示指南和编程文件

DG0849.: PolarFire 4K FPGA Dual Camera Video Kit Demo Guide

设计文件(ZIP, 584 MB)
模拟文件（ZIP，173 MB）
编程文件(ZIP, 11.6 MB)
GUI安装程序(ZIP, 223MB)

05/2020

成像和视频IPS

Microchip的FPGA产品组合通过内部开发和使用我们的第三方合作伙伴生态系统提供可扩展的生产准备IP。我们的内部IP投资组合涵盖了MIPI，SLVS-EC，Coaxpress，串行数字接口（SDI），HDMI等的最新嵌入式Vision IP，而我们的合作伙伴学习，H.264，DisplayPort和HDCP IP，持续增加了更多的IPS。

点击这里看看我们的伴侣IP。

内部DirectCore智能嵌入式Vision IPS for PolarFire FPGA

IP.	特征	文件
mipi csi-2 rx	每巷x 4车道，4kp60高达1.5 gbps	UG0806：MIPI CSI-2 RX UG
MIPI CSI-2 TX	每巷最多1 Gbps x 4车道，4kp30	UG0826：PolarFire MIPI CSI-2 TX UG
HDMI 2.0 RX.	支持s HDMI 2.0, 8-bit color, 1080p60	UG0863：HDMI RX IP UG
HDMI 2.0 TX.	支持HDMI 2.0和1.4,4KP60	UG0862：HDMI TX IP UG
USXGMII.	支持s 1, 2.5, 5 and 10G over Ethernet Cu PHY: EDCS-1150953	请求信息
3.G/HD SDI Rx	1。4.8.5.Gbps HD-SDI and 2.97 Gbps 3G-SDI	CoreSDIRX v2.2 Hand Book
3.G/HD SDI Tx	1。4.8.5.Gbps HD-SDI and 2.97 Gbps 3G-SDI	CoreSditx v2.2手册
6G / 12G SDI RX	6 Gbps（1080p120,2160p30）和12gbps（2160p60）	coreuhd_sdirx v2.0手册
6G / 12G SDI TX	6 Gbps（1080p120,2160p30）和12 gbps（2160p60）	coreuhd_sditx v2.0手册
SLVS-EC	在Raw8数据类型中支持2.3 Gbps x 2车道	UG0877: SLVS-EC Rx UG
Coaxpress v1.1.	6.25 Gbps下来，20.83 Mbps Up连接，主机和设备IP	UG0875：Coaxpress IP UG
ISP捆绑包	拜耳，视频DMA，alpha混合，颜色空间（RGB，YCBCR），图像锐化，显示增强，边缘检测，显示控制器，图案生成，MIPI CSI-2 Rx / Tx和LVDS 7：1显示Rx / Tx	UG0640：拜耳插值UG UG0693：边缘检测UG UG0639：颜色空间转换UG UG0641:lpha Blending UG UG0646：显示增强UG UG0651: Scaler UG UG0682：模式发生器UG UG0649：显示控制器UG

用于评估/购买任何IP，请填写请求信息形式或联系本地销售额在你的地区。

CompanionCore Smart Embedded Vision Partner IPS

伙伴	描述	支持的FPGA.
	HDMI 2.0B / 1.4，DisplayPort 1.4a HDCP 1.x / 2.x	sands金沙直营赌场
	同轴12.5Gbps主机和设备交钥匙解决方案	sands金沙直营赌场
	H.264编码器 JPEG 2000压缩	sands金沙直营赌场
	DDR4 / 3，LPDDR4 CSI-2，DSI-2	sands金沙直营赌场 SmartFusion2 SoC FPGA. IGLOO2 FPGA.
	核心深度学习（CDL）Caffe CNN编译器	sands金沙直营赌场
	Alpha Blender，色度重组，图像旋转 SD，SDIO和MMC控制器	SmartFusion2 SoC FPGA. IGLOO2 FPGA.
	H.264编码器	SmartFusion2 SoC FPGA. IGLOO2 FPGA.
	USB 3.1 Gen1设备（5Gbps） USB 3.1 Gen2设备（10Gbps）	sands金沙直营赌场

请求信息

vectorblox ai.

VectorBlox Accelerator软件开发套件

该VectorBlox Accelerator SDK contains different tools that compile a neural network description from TensorFlow and ONNX into a Binary Large Object (BLOB) that is stored in flash and loaded into the DDR memory during execution.

模型优化-converts a trained network to a common intermediate representation (IR) from various training frameworks (TensorFlow, PyTorch etc.) and cleans the network for inference. Several components used during training, that slow down calculations, e.g. batching operators and fuse layers are removed at this step.
量化- 将优化的网络从32位浮点精度（FP32）转换为INT8表示。量化使得能够使用较少的内存来表示网络，精度最小损耗。
校准-involves adjusting activations and weights of a model represented in INT8 precision.
运行时生成- 创建二进制大量对象（BLOB），它被写入硬件开发平台的SPI闪存，并在运行时加载到DDR内存中

CoreVectorBlox IP

该CoreVectorBlox IP consists of a Matrix processor (MXP) and a MXP CNN IP. It can be instantiated as a single core accelerator or in multi-cores when neural network workloads need to be shared. The MXP consists of eight 32-bit ALUs and is responsible for elementwise tensor operations like add, sub, xor, shift, mul, dotprod etc. The MXP CNN IP consists of a 2D array of multiply and accumulate functions implemented using math blocks. As the name suggests, the MXP CNN IP is responsible for executing the convolutional layers of CNNs. Multiple networks can be overlayed during the runtime and switched dynamically. It is also possible to run simultaneous networks on a single CoreVectorBlox instantiation through time-slicing.

发展流程

第1步：准备培训的模型

使用SDK中提供的Python脚本将培训的模型转换为称为二进制大对象（BLOB）的优化INT8表示。通过VectorBlox模拟器运行BLOB以验证网络的准确性，并确保成功转换网络。

Step 2: Prepare your hardware

该北极光视频套件配置为运行为启用AI的智能相机。SDK包括预编译的套件图像比特流。使用使用的将Bistream写入偏光射线FPGAFlashPro.程序员包含在套件上。写入从步骤1生成的BLOB，进入套件的SPI闪光灯。

第3步：编写嵌入式代码

在基于C / C ++中使用提供的嵌入式代码软体术IDE并生成并编程十六进制文件。将视频套件连接到HDMI监视器并将其打开。修改嵌入的代码以加载和运行许多CNN Blob，在飞行中动态切换CNN或顺序加载CNN，以同时推动。

文件

文件	描述
CoreVectorBlox IP手册	CoreVectorBlox Libero IP数据表
VectorBlox程序员指南	VectorBlox SDK安装和工具流环境指南
VectorBlox Demo Guide.	在PolarFire视频套件中的VectorBlox入门指南
核心VectorBlox IP发行说明	当前CoreVectorBlox IP版本的发行说明

入门

Steps

步骤1：从GitHub下载VectorBlox SDK，并使用程序员指南安装

第2步：购买PolarFire视频套件

第3步：下载并安装Libero 12.5 SP1

第4步：获得免费的利比罗银牌

第5步：获取免费的赃物矢量BL许可证，除了第4步还需要

第6步：下载Libero 12.5智能摄像机参考设计PolarFire视频套件

第7步：阅读程序员指南和演示指南安装参考设计

部署选项

北极光视频套件
智能相机Reference Design using the PolarFire Video Kit
1.通过MIPI CSI-2收到视频帧 2.通过AXI-4互连存储在DDR中 3.推理前 - 从DDR读回框架 4.从RAW转换为RGB，RGB，以刨床R，G，B并写回DDR 5.。CoreVectorBlox engine runs inference on R, G, B arrays and writes results back into DDR 6. MI-V排序概率，创建具有边界框，分类结果，FPS等的叠加帧，并将帧存储在DDR中 7.读取并将原始视频帧与叠加帧一起读取并发送到HDMI显示屏

Registered Users & Partners

如何购买

公司

解决方案合作伙伴

质量和包装