知识库（以太网交换机/PHY、IP和信号完整性）

概述

以下频率询问问题（常见问题解答）与部件号以“VSC”开头的设备有关。

General Topics

如何确定“VSC”设备的订购零件号？

虽然Microsemi设备通常仅通过其基本零件号（由字母“VSC”后的三位或四位数字组成）（如VSC8486）来表示，但设备的完整订购零件号由字母代码和可能的后缀号（如VSC8486XJB-11）组成，后缀号可指定诸如封装样式、温度等级、温度等级等变量，无铅成分，具体性能特点。订购零件号的完整结构为：
VSC WW x yy-zz，其中：
ww=基本零件号（3或4个数字）
x=无铅指示（“x”表示无铅二级互连，“Y”表示无铅一级和二级互连，无字母表示铅）
yy=包装代码（2个字母）
zz = optional numerical suffix specifying temperature grade or specific performance characteristics.
您可以通过参考设备数据表的“订购信息”部分或访问//www.soapwww.com/products/ethernet-solutions/ethernet-solutions并参考每个设备登录页上的“产品变量”表。

如何确定“VSC”设备的日期代码和批次代码？

根据包装的尺寸，Microsemi设备将有两种可能的标记方案之一：
1）对于较大的软件包：VSC7216UI-02 YYWWZZAAR VITESSE
第1行：Microsemi设备零件号（参见https://ethernet.microsemi.com/knowledgebase/article/470更多信息）
第2行：YY=产品制造年份，WW=产品制造年份的日历周，ZZ=组装批次代码（Microsemi信息），A=倒装芯片凸点位置（Microsemi信息），A=组装位置（Microsemi信息），R=修订代码
2014年8月之前的格式：VSC7216UI-02 YYWWZZAAR VITESSE
第1行：Microsemi设备零件号（参见https://ethernet.microsemi.com/knowledgebase/article/470更多信息）
第2行：YY =一年产品进行了制作，WW =一年日历周的产品，ZZ =装配批号（MicroSEMI信息），AA =装配位置（微内信息），R =修订代码
2) For smaller packages: DDRAYWWZZ
第1行：DD=设备代码（请参阅此处的设备代码列表：https://ethernet.microsemi.com/knowledgebase/article/29628)，R=修订，A=装配位置
第2行：y是产品的制作年份，从A = 2000开始，WW =一年的日历周的产品制作，ZZ =批号...

标记小包装的设备代码是什么？

由于尺寸限制，一组精选的Microsemi“VSC”小包装设备在实际完整Microsemi零件号的位置用两个字母的代码进行标记。请参阅下面的矩阵，了解完整的Microsemi零件号和两个字母的设备代码之间的映射。

代码	零件
预计起飞时间	VSC7111XJW型
EE公司	VSC7224XJV型
嗯	VSC7224XJV-01型
EJ公司	VSC7223XJV型
安永	VSC7109XJW型
简单	VSC7110XJW型
FA公司	VSC7112XJW型
FB公司	VSC7224XJV-02型
FD公司	VSC8530XMW型
铁	vsc8530xmw-03.
FF公司	VSC8531XMW型
前景	VSC8531XMW-03型
FH公司	vsc8530xmw-04.
福建	VSC8531XMW-01型
FK公司	VSC8531XMW-04型
佛罗里达州	VSC8530XMW-05.
调频	VSC8531XMW-02型
FN公司	VSC8531XMW-05型

ISI抖动，模式依赖抖动和数据依赖抖动有什么区别？

从不同的角度来看，这是同一类型抖动的三个不同术语。当数字符号以比信道带宽所能支持的更快的速率通过信道发送时，会导致符号间干扰（ISI）抖动，从而导致符号被涂抹到相邻的符号时隙中。当信道不能平均通过数据模式的不同频率分量时，会产生模式相关和数据相关的抖动–一些频率分量会衰减，而其他频率分量则不会。在任何情况下，所有这些术语仅从频域或时域的角度提及相同的抖动机制。

根据经验法则，FR-4板材料迹线长度和通道损耗之间的关系是什么？

A good rule of thumb is that one inch of FR-4 board material has about 0.75 dB of channel loss.

我如何布局一个更厚的50欧姆特性阻抗PCB跟踪？

不要使用信号层正上方的地平面作为参考，而是在相邻的地平面和信号平面上做一个切口，让下一个地平面作为参考。

如何查找处于“寿命终止”（EOL）或“不推荐用于新设计”（NRND）状态的产品的技术信息或替代品？

有关处于EOL或NRND状态的产品的信息可以从Microsemi网站的存档产品部分下载，该部分位于https://ethernet.microsemi.com/products/legacy。此位置的表中还列出了建议的替代设备（如果可用）。请注意，下载某些文件可能需要登录网站。

VSC7227型

如何从ADC读取电源？

寄存器可从VDD划分读数读取。为此，请设置寄存器40_80 = 0xEC00。读取寄存器ADC_COUT（地址40_C1位[12：0]），并将此十六进制值转换为十进制。然后将十进制值应用于以下等式以获取VDD：2 *（（[adc_doutdecimal] * 0.15）+300）。例如，ADC_DOUT = 0x07D0。VDD = 2 *（（2000 * 0.15）+300）= 1200mV。

如何使用内部温度监视器？

测量结温有两种方法。1）通过将TD\ U阳极和TD\ U阴极引脚连接到外部温度监控芯片（例如，在Semi NCT72上），使用内部二极管引脚。这是最准确的方法。2）通过读取寄存器使用片上ADC。为此，设置寄存器40_80=0xCC00。然后，读取从寄存器ADC\u DOUT（地址40\u C1位[12:0]）读出的温度。但是，强烈建议使用1点校准。无校准时，精度为+/-10℃，校准后，精度为+/-2℃。要进行校准，请将环境设置为已知温度。读取VSC7227的外壳温度，并使用thetaJC反算结温。读取ADC输出值，并将此值作为线方程的偏移量（如数据表所示）。坡度保持不变，只需调整偏移。

如何启用数据速率检测？

有2位需要设置以启用DRD（在LUT寄存器编程之后）。寄存器是0n\u A4位[1]和2n\u 8E位[11]。

我可以将多少数据速率编程到数据速率检测功能中？

每个通道有4个查找表（LUTA/B/C/D），因此最多可以编程4个不同的数据速率。但是，只有2个频率合成器（FSYN0/1），因此其他2个数据速率需要是其他速率的倍数。注意数据速率频率的顺序，LUTA启用交叉时，如何启用数据极性反转？TX\U INV位功能在交叉之前发生。要反转Ch1输出的极性，需要设置Ch0的TX\ U INV。

寄存器CH\u CP已设置，但输出端仍然没有信号。还需要设置哪些寄存器？

启用交叉时，如果输入端没有有效数据，则该通道的输出将被静噪。这是因为在默认情况下，VSC7227会在触发LOS警报时抑制输出。所以需要禁用自动静噪。例如，在广播（ch0 Rx到ch0和Ch1 Tx）的情况下，Ch1的输出将被静噪，因为在Ch1 Rx处没有信号。因此，必须通过为Ch1设置寄存器SQ\u DIS（0n\u A9位1=1）来禁用静噪功能，因为它在输入端没有信号。此位将禁用所有静噪功能。

如何关闭任何DFE水龙头？

可以禁用每个DFE抽头。DFE0\u EN、DFE0\u INV\u EN、DFE1\u EN、DFE2\u EN和DFE3\u EN是用于关闭DFE抽头0、1、2和3的寄存器位。这些寄存器位于地址0n\u 96中。

什么是点击0最大/最小限制和分接头1-3限制你在GUI中做什么？

这个点击0最大限制和Tap 0 Min Limitset the positive and negative limit of DFE tap 0, respectively. The limits are indicated by the red bar in the DFE Tap 0 slider. The corresponding registers are BTMAX and BFMAX, register 0n_98. The分接头1-3限制设置抽头1、抽头2和抽头3的正负极限。对应的寄存器是DXMAX，寄存器0n\u 99位[15:8]。

DFE块中的VF和AP是什么？

对于silicon revision B，AP将输入信号幅度的增益设置到DFE块（即DFE增益旋钮），而VF是输入信号幅度到DFE块的增益目标。在DFE手动模式下，可以通过寄存器CFAP手动设置AP，地址为0n\u 92位[7:0]（每个通道）。在DFE适配模式下，通过寄存器CFVF设置VF，地址为0n\U 92位[15:8]（每个通道）。AP然后被自动设置，其值通过寄存器CGAP\ U read读取，地址0n\ CF位[15:8]（每个通道）。

如何在手动模式下设置EQ阶段？

每个EQ级可以通过寄存器0n\u 80和0n\u 81（每个通道）设置。当前激活值可以从寄存器0n\u C0和0n\u C1（每个通道）读回。

EQ\表的有效范围是多少？

有效范围是0到90。每次LSB点击EQ\ U表将移动一个EQ阶段。例如，EQ_TABLE=6表示所有6个EQ阶段的值为1，而EQ_TABLE=8表示第一和第二个EQ阶段的值为2，第3到第6阶段的值为1。但是，我们建议将EQ_TABLE=8作为最小值。

什么是EQ\u BUFF和EQ\u DIFF？

EQ_DIFF is the difference between the target high pass and low pass filter values. EQ_BUFF is the target window for EQ_DIFF. The smaller the EQ_BUFF the harder the EQ will work to meet the EQ_DIFF target since the window/range is small. A big EQ_BUFF value will make the EQ less sensitive to changes. EQ_BUFF is always a positive number. Both of these are used in EQ Adaptation mode only.

如何设置Refout的输出来源？

REFOUT可配置为通过设置寄存器RCK\u MUXSEL\u SRC，地址40\u 87位[3]，从一个通道输出输入参考时钟的副本或内部参考的输出。当RCK\u MUXSEL\u SRC为0时，设置寄存器RCK\u MUXSEL，地址40\u 88位[3:0]，以选择所需通道作为输出源。

参考时钟必须来自25MHz晶体吗？

基准时钟可以来自25MHz晶体或频率小于200MHz的时钟信号。

恢复的时钟是否可以访问？

是的，可以在LOS引脚上观察到每个通道的CRU时钟除以128。LOS引脚可配置为通过设置寄存器DGMUX\ U SEL（地址40\ U 81位[15:12]=0xC）和DGMUX\ U CORE\ U SEL（地址40\ U 81位[11:8]=0x2）输出不同的信号。

恢复的时钟是否可以访问？

参考时钟是否需要与输入信号同步？

不。参考时钟只用作提示时钟。CRU不直接使用参考时钟来重定时数据。但是，将基准时钟保持在规定频率的+/-100ppm范围内很重要。因为外部时钟只是一个提示时钟，所以数据输出抖动不受此时钟的影响。

外部基准时钟可以是单端的吗？

是的，但是未使用的输入端应该用一个100pF的电容器接地。

外部基准时钟可以是单端的吗？

是的，但是未使用的输入端应该用一个100pF的电容器接地。

绕过频率合成器时，如何计算外部参考时钟频率？

首先，需要根据所需的串行数据速率来确定VCO和VCODIV。外部参考时钟频率必须为Fref=（FIN*VCODIV）/256。使用VSC7227EV GUI（在“时钟”选项卡下）确定适当的VCO和VCODIV值。检查GUI页面右下角的“高级”按钮，以显示VCO和VCODIV值。

如果使用外部基准时钟，频率是否必须除以256？

当频率合成器被旁路时，外部参考时钟的频率必须为256分频。然而，当频率合成器被启用并且被正确配置时，基准时钟可以是低于200MHz的任何频率。

使用外部1/256参考时钟时如何配置设备？

1设置寄存器PD\u RCKI，地址40\u 82位[14]=1，以便给参考时钟输入缓冲器通电。2设置寄存器OSC_SEL，地址40_82位[11]=0，选择参考时钟输入缓冲器，并通过将寄存器PD_XTAL，位[15]设置为1来关闭晶体振荡器输入。三。对于所使用的每个通道，在寄存器RCKSEL、地址0n\u 9E位[1:0]下设置相应的参考时钟源选择。

当视距引脚设置为输出所有通道视距信号的“或”时，是否忽略掉掉电的通道？

不会的。但是，用户可以通过设置寄存器LOS_SRC=1和LOS_FRC=0，强制取消断言掉电信道的LOS信号。

默认情况下LOS引脚的输出是多少？

默认情况下，LOS引脚将输出所有通道LOS信号的“或”。这可以通过设置寄存器DGMUX_SEL，地址40_81位[15:12]和DGMUX_CORE_SEL，地址40_81位[11:8]来配置。

当从I2C模式切换到引脚带模式时，寄存器会发生什么变化？

当从I2C模式（即模式0=0和模式1=0）更改为不同模式时，所有寄存器设置将重置为其默认值。

版本A和版本B之间的建议初始化设置是否有差异？

有关更多信息，请参阅从VSC7227版本A迁移到版本BMicrosemi网站VSC7227产品页下的应用说明。

VSC7227的延迟是多少？

从数据中测量到数据输出，延迟为〜490ps。通道到通道偏斜约为〜140ps。

为数据速率配置设备时需要设置哪些寄存器？

频率合成器的FMNR系数（地址3n\u 80到3n\u 84）。还有VCOSEL、VCODIVSEL、RCKSEL和DFE\u延迟（地址0n\u 9E）。

What is the minimum pulse width required for Reset?

100ns.

如何处理未使用的输入接收器引脚？

无需在未使用的输入接收器引脚上使用外部终端。简单地关闭该频道的所有相关输入接收器功能。

如果使用I2C模式（模式0和模式1=低），如何连接其他控制引脚？

FCSEL[0:11], RSEL0/1, and TX0/1 can be all tied to ground.

控制引脚是否允许3.3伏电压？

是的，FCSEL[0:11]、EQ0\u DADDR0、EQ1\u DADDR1、LOS0\u SDA、LOS1\u SCK、RSEL0/1和TX0/1具有3.3V容限。

内部错误检测器是否有模式反转？

是的，它是PRBS\u INVERT，地址0n\u 9C位[12]。

VSC7227输出是否可以突破？

是的，寄存器ODSQ\u INV、ODSQ\u SRC和ODSQ\u FRC与输出驱动器静噪选项相关联。这些寄存器可以在SQCTRL的地址0n\u A9下找到。

VSC7227是否有数据极性反转寄存器？

是的，但只在输出端。将寄存器TX\u INV，地址0n\u A3位[3]设置为1，将反转所需通道的输出。

VSC7227能否支持数据表表2中所列数据速率以外的数据速率？

是的，VSC7227支持从1Gbps到14.5Gbps的数据速率。

VSC7224型

当VSC7224设置为光纤通道模式时，是否仍需要寄存器读/写操作？

对。将设备设置为光纤通道模式（MODE0=Float，MODE1=0）后，需要配置一组寄存器（请参阅光纤通道配置寄存器表）以及频率合成器系数。然后，用户可以通过将每个通道的专用管脚拉到“高”或“低”来在两种光纤通道模式之间切换。管脚列表位于通道模式速率选择管脚表中。例如，用户希望为4G FC和8G FC配置部件。首先，为4G FC设置FSYN0系数，为8G FC设置FSYN1系数（寄存器为MVAL、NVAL、FVAL_MSB、FVAL_LSB、RVAL_MSB、RVAL_LSB）。然后查看“Fibre Channel Configuration Registers”（光纤通道配置寄存器）表，并在第一列中为4G FC设置寄存器。同样，为8G FC设置第二列中的寄存器。这将为每个数据速率创建两个查找表。然后，要在两个数据速率之间进行选择，用户只需将通道0的TX0/RST引脚设置为高或低，通道1的TX1引脚，依此类推。

要设置哪个寄存器来启用数据速率检测？

有2位需要设置以启用DRD（在LUT寄存器编程之后）。寄存器是0n\u A4位[1]和2n\u 8E位[11]。

我可以将多少数据速率编程到数据速率检测功能中？

每个通道有4个查找表（LUTA/B/C/D），因此最多可以编程4个不同的数据速率。但是，只有2个频率合成器（FSYN0/1），因此其他2个数据速率需要是其他速率的倍数。请注意，LUTA如何关闭任何DFE水龙头？可以禁用每个DFE抽头。DFE0\u EN、DFE0\u INV\u EN、DFE1\u EN、DFE2\u EN和DFE3\u EN是分别关闭DFE抽头0、1、2和3的寄存器。这些寄存器位于地址0n\u 8F中。

这是什么意思点击0最大/最小限制和分接头1-3限制你在GUI中做什么？

这个点击0最大限制和Tap 0 Min Limit分别设置DFE tap 0的正极限和DFE tap 0的负极限。限值由DFE Tap 0滑块中的红色条指示。相应的寄存器是BTMAX和BFMAX，寄存器0n\u 91。“抽头1-3限制”设置所有抽头1、抽头2和抽头3的正限制和负限制。对应的寄存器是DXMAX，寄存器0n\u 92位[15:8]。

参考时钟是否需要与输入信号同步？

No. The reference clock is used for a hint clock only. The CRU does not use this clock to retime the data out. However, it is important to keep the reference clock within +/-100ppm of the specified frequency. Since it is a hint clock, the jitter on the output does not get affected by this clock.

当从I2C模式切换到引脚带模式时，寄存器会发生什么变化？

当从I2C模式（即模式0=0和模式1=0）更改为其他模式时，所有寄存器设置将重置为其默认值。

设备是否可以在其工作范围内的任何数据速率下设置为重定时pinstrap模式？

重定时器pinstrap模式（即模式状态6和8）只能支持表11中列出的数据速率：速率选择设置在数据表中。对于任何其他数据速率，都需要通过I2C进行配置。

每个频道都能关机吗？

是的，每个通道都有一个单独的掉电/上电寄存器，它是PD\ CH。但是，如果用户需要在链接上进行掉电/上电切换，例如，强烈建议分别掉电/上电4个块中的每个块。基本上，PD\u CH位上下4个块，即INBUF、DFECRU、OD和LOS块。同时关闭/打开所有4个块的电源可能会产生功率尖峰，从而导致相邻信道中的突发比特错误。要分别关闭4个块中的每个块的电源，需要启用以下寄存器：0n\u 89位[7]，0n\u 8A位[10]。0n\u 97位[9]，和0n\u A0位[11]。

为数据速率配置设备时需要设置哪些寄存器？

频率合成器的FMNR系数（地址3n\u 80到3n\u 84）。还有VCOSEL、VCODIVSEL、RCKSEL和DFE\u延迟（地址0n\u 95）。

当设备设置为重新驱动模式时，为什么没有输出？

当设置为re driver模式（ASYN\u SYNN=1）时，默认情况下，输出振幅设置为0x0。因此，寄存器ASYNC\u AMP（地址0n\u 98位[5:0]）需要设置为0x0以外的值。

What is the minimum pulse width required for Reset?

最小复位脉冲宽度为100ns。

如果使用I2C模式（mode0和mode1 = low），如何连接另一个控制引脚？

RSEL0/1和TX0/1都可以接地。

控制引脚是否允许3.3V电压？

是的，EQ0\u DADDR0、EQ1\u DADDR1、LOS0\u SDA、LOS1\u SCK、RSEL0/1和TX0/1具有3.3V容限。

内部错误检测器是否有模式反转？

是的，它是PRBS\u INVERT，地址0n\u 94位[12]。

当设备设置为重新驱动模式时，为什么没有输出？

When the VSC7224 is set in re-driver mode (ASYN_SYNN = 1), the output amplitude setting is at 0x0, by default. So, the register ASYNC_AMP (address 0n_98 bit[5:0]) needs to be set to a value other than 0x0.

What is the typical propagation delay through the device?

通过VSC7224的传播延迟取决于模式。Redriver模式：150ps标称重定时器模式：720ps标称信道间变化为+/-2ps。

DFE块中的VF和AP是什么？

对于C版硅，AP将输入信号幅度的增益设置到DFE块（即DFE增益旋钮），而VF是输入信号幅度到DFE块的增益目标。在DFE手动模式下，用户可以通过寄存器CFAP手动设置AP，地址为0n b位[7:0]。在DFE自适应模式下，用户通过寄存器CFVF设置VF，地址为0n b位[15:8]。AP是自动设置的，其值可以通过寄存器CGAP\U read读取，地址0n\U CA位[15:8]。以前的silicon版本以不同的方式实现了此功能。

如何在手动模式下设置EQ阶段？

每个EQ级都可以通过通道寄存器0n\u 80和0n\u 81设置。实际值可以从通道寄存器0n\u C0和0n\u C1读回。

Are the high pass and low pass filter values available?

是。可以通过频道寄存器0xC5和0xC6从ADC读取两个值。

EQ表的有效范围是多少？

有效的EQ\表值的范围为0到90位小数。每次LSB点击EQ\ U表，将移动一个EQ阶段。例如，EQ_TABLE=6表示所有6个EQ阶段的值为1，EQ_TABLE=8表示第一和第二个EQ阶段的值为2，第三到第六个EQ阶段的值为1。但是，我们建议将EQ_TABLE=8作为最小值。

什么是EQ\u BUFF和EQ\u DIFF？

EQ_DIFF是目标高通和低通滤波器值之间的差值。EQ_BUFF是EQ_DIFF的目标窗口。EQ_BUFF越小，EQ就越难达到EQ_DIFF目标，因为窗口（范围）很小。较大的EQ_BUFF值将使EQ对变化不那么敏感。EQ\ U BUFF只是一个正数。这两个都只在EQ自适应模式下使用。

绕过频率合成器时，如何计算外部参考时钟的频率？

首先，需要根据所需的串行数据速率来确定VCO和VCODIV。那么外部参考频率应等于（F_in*VCODIV）/256。用户应该在VSC7224EV GUI中执行Channel Configuration页面，以确定适当的VCO和VCODIV值。

外部参照可以单端驱动吗？

对。该设备的基准时钟可以驱动到CKINP的单端，而未使用的边CKINN应终止一个100pF电容接地。这在不使用25MHz晶体选项时非常有用。

如果使用外部基准时钟，频率是否必须除以256？

当频率合成器被绕过时，外部参考时钟的频率必须是逐个-256。启用频率合成器并正确编程时，可以使用小于200MHz的任何参考时钟频率。

使用外部1/256参考时钟时，如何配置VSC7224？

Set OSC_SEL (40_82 bit 11) to 0 which selects the reference clock input buffer. Then for each channel that is being used, set the corresponding reference clock source select in RCKSEL (0n_95[15:14] to 0x1).

VSC7224的输出能被抑制吗？

对。在SQCTRL寄存器中，可以配置地址0xA2、位ODSQ\u INV、位ODSQ\u SRC和位ODSQ\u FRC来抑制输出。

VSC7224是否有极性反转寄存器？

是的，但只在输出端。将寄存器TX\u INV，地址0x97设置为1将反转所需通道的输出。

如何设置Refout的输出来源？

REFOUT可配置为通过设置寄存器RCK\u MUXSEL\u OVR，地址0x84位[5]，从一个通道输出输入参考时钟的副本或内部参考的输出。当RCKèu MUXSELèOVR为0时，设置寄存器RCKèu MUXSEL，地址0x84位[7:6]，以选择参考时钟输出所来自的所需通道。

恢复的时钟是否可以访问？

对。在LOS引脚上可以观察到来自每个通道的CRU的除以128的版本。LOS引脚必须通过设置DGMUX\ U SEL（地址40\ U 81位15:12）和DGMUX\ U CORE\ U SEL（地址40\ U 81位11:8至0x2）进行正确配置。

当视距引脚作为所有通道视距信号的“或”时，它是否忽略掉掉电的通道？

不可以。用户可以通过将寄存器LOS\u SRC设置为1，LOS\u FRC设置为0，来强制单个信道LOS信号取消断言。

LOS引脚的默认输出是什么？

默认情况下，LOS引脚将输出或者所有频道的视距信号。这可以通过在地址40\u 81位[15:12]处设置寄存器DGMUX\u SEL和地址40\u 81[11:8]处设置DGMUX\u CORE\u SEL来配置。

如何设置错误检测器？

请参阅标题的数据表部分内部错误计数器.

Can the VSC7224 support data rates other than the ones listed in Table 2 of the datasheet?

是的，VSC7224支持155Mbps到14.1Gbps的数据速率。

VSC3303、VSC3304、VSC3312

VSC3303/VSC3304/VSC3312的内部PU和PD电阻值是多少？

PU's和PD's不仅仅是电阻，而是FET通道。等效电阻大于10k欧姆。

我们有I2C链装置。为什么我们很难让链中的第二个VSC3312响应？

简而言之，您必须按顺序重新分配每个设备地址，包括第一个地址，即使您正在重新分配现有地址。VSC3312仅在软件地址分配完成后提升其SMO输出。

为什么接口模式寄存器的保留位最初读取0x18？

仅对于此寄存器，在写入之前不能读取它。如上所述，将适当的值写入该寄存器作为复位后的第一个操作，将编程输入配置为使用I2C或SPI操作，但不能同时使用I2C或SPI。

标记为NC的管脚应该怎么做？

它们应该连接到浮动垫上，因为NC可以表示各种各样的东西（没有内部连接或没有连接）。

标记为NC的管脚应该怎么做？

它们应该连接到浮动垫上，因为NC可以表示各种各样的东西（没有内部连接或没有连接）。

我应该如何处理未使用的高速输入和输出？

未使用的输入和输出应保持未连接。不需要采取其他行动。

VSC3303/VSC3304的编程示例是什么样的？

在Y3和A1之间的建立连接中，这是您的方式：ADDR数据评论0x7F 0x00将页面设置为0 0x03 0x01使连接打开输入，程序如下（使连接打开output): Addr Data Comments 0x7F 0x11 Set the page to 0x11 0x01 0x00 Turn on A1 Also, programming is order dependent (i.e. the last command issued, global or individual, overrides the previous one if there is conflict).

异步交叉点可以与扩频时钟（SSC）一起使用吗？

是的，由于没有CDR，因此传播频谱时应没有问题。

是否可以通过单个I2C事务写入/读取多个顺序寄存器？

是的，可以对单个页上的寄存器或顺序全局寄存器进行顺序写入。例如，使用数据表2线串行部分的术语，将输出长寄存器设置为输出8-11的不同值，应使用以下命令序列（假设串行接口地址设置为0x00）：\u S\u 00\u A\u 7F\u A\u 20\u A\u P将当前页设置为0x20\u S\u 00\u A\u 08\u A\u 1F\u A\u 1E\u 1D\u A\u 1C\u P将端口8-11的长P-E设置为0x7级别，并将时间常数分别设置为0x7、0x6、0x5和0x5级别，直到执行I2C停止，每个ACQ后面的数据字节递增寄存器地址并写入该寄存器。最后一站结束了整个过程。需要注意避免覆盖错误的寄存器地址。

单通道使用多少功率？

功耗取决于所使用的电源电压。VSC33xx系列交叉点开关通常使用2.5 V，但在某些使用3.3 V（即长电缆）的高比率预加重应用中除外。在VDD和VDDIO使用2.5v的情况下，功率根据设备的配置而变化，但是可以从每个通道大约150mw到每个通道250mw。每个通道的具体配置和近似功率：无预加重的最小输出电平=150 mW/通道中等长或短预加重的中值输出电平=190 mW/通道中等长和短预加重的中值输出电平=237 mW/通道最大功耗=250 mW/通道注：这些是典型的测量值并不是对工艺、电压和温度进行广泛表征的结果。

VSC3308、VSC3316

我应该如何处理未使用的高速输入和输出？

未使用的输入和输出应保持未连接。不需要采取其他行动。

异步交叉点可以与扩频时钟（SSC）一起使用吗？

是的，由于没有CDR，因此传播频谱时应没有问题。

请告诉我VSC3316XJK和VSC3316XJK-60的区别好吗？

这个VSC3316XJK-60 is identical to the VSC3316XJK in function but only guaranteed to a maximum of 6.5 Gbps.

（1）切换配置位和（2）为30 MHz的SPI时钟写入新的输入-输出连接所需的SPI访问时间是多少？

这只是一个计算SPI串行流中的位的问题，乘以时钟间隔（约33ns），再加上30到100ns，使内部逻辑在SSB管脚保持低位的写入序列结束时稳定下来。因此，对于单个连接的SPI寄存器写入，计时将是：操作码ADDR DATA 0x00 0x7F 0x00 set current reg to connection 3 bytes（1）0x00 0x03 0x04 connection A4 to Y3 bytes 0x00 0x7F 0x13 set current reg to Input State 3 bytes 0x00 0x04 xxxxxxx 0'b打开A4，如果尚未在3字节上（2）0x00 0x7F 0x23将当前注册表设置为输入状态3字节0x00 0x03 xxxxxxx 0'b打开Y3，如果尚未在3字节上（3）如果（1）连接页尚未选定，（2）选定的输入当前未通电，或（3）选定的输出当前未通电，则需要标记的条目。因此，如果上述所有写入都是必需的，则时间可以从2*33*8*3+100、~1700ns到~5us不等。对于多个连接，可以通过按顺序执行所有连接写入（不必在写入之间重置当前页）、按顺序执行所有输入通电写入以及按顺序执行所有输出通电写入来节省时间。所有连接写入都可以在“后台”完成

VSC3316只有16个输入端口和16个输出端口，使用寄存器地址0x00-0x0F。那么寄存器地址0x10指的是什么，它需要初始化吗？

Register address 0x10 is used for INJECT or SENSE, whichever is appropriate to the register function being set. INJECT allows a signal to be impressed on any or all input channels in place of the connected port signal. SENSE allows monitoring of any single output port. If not used, these do not need to be initialized.

可以通过写入配置位来复制CONFIG pin函数吗？

是的，事实上，对于缺少CONFIG pin的VSC3308，CONFIG\u WP位是控制该功能的唯一方法。请注意，VSC3316（具有更多管脚）确实具有配置管脚，并且以与VSC3340相同的方式操作。在这两个部分中，CONFIG\u WP和CONFIG pin是异或的。更改位或管脚的状态将更改开关连接图。

Can I just set the Common-mode termination to VDD to 25 ohm?

做这件事的利弊是什么？对VDD使用低阻抗没有好处，除非在DC耦合配置中发射设备需要它。

单通道使用多少功率？

标称电源估计电子表格可在此部分的网页上获得。

我应该如何处理未使用的高速输入和输出？

未使用的输入和输出应保持未连接。不需要采取其他行动。

什么因素导致病理视频信号传递错误？

由于病理类型B模式有一个长时间的不平衡1s和0s（19:1），输入直流偏移交叉点开关将衰减一个RC时间常数，这取决于交流耦合电容。建议在这些情况下至少使用4.7 uF到10 uF。

是否需要在VSC3308 / VSC3316的MISO引脚上使用三态缓冲区？

是的，如果你车上还有其他的SPI奴隶。MISO引脚在未选中时不会进入高阻抗。

是否可以反转VSC3308或VSC3316中的车道？

不幸的是，在VSC3308或VSC3316中没有反转功能。VSC3312确实提供了这样的功能。

VSC3308或VSC3316能否作为12 Gbps的SAS-3 redriver？

根据Microsemi政策，我们不保证超出数据表中规定的限制。大量的设备以这个频率工作，但是并不是制造过程的所有角落都符合这个数据速率的规范。

如何处理INJP/INJN和SNSP/SNSN引脚？

如果不使用，则注入和感测引脚可以保持未连接。

内部上拉和下拉的标称值是多少？

名义上拉电阻is 12.6kohms and nominal pull-down resistance is 9.4kohms.

如果输入端口是交流耦合的，我需要启用偏移补偿（COFFCOMDIS）吗？

不要使用补偿补偿。偏移量很小，使用此功能将产生高通滤波器。

我应该如何配置核心增强和全球核心电流调整寄存器？

这些设置应保持默认状态。对于这些位，较高的值不会显著提高带宽。

我应该如何配置核心均衡位组（CCOREEQ1），因为数据表中没有提到它们？

核心均衡设置应保持在其默认状态，因为这些位控制mux链中不同阶段的电流偏置。对于这些位，较高的值不会显著提高带宽。

VSC3316是否与视频信号的显示端口标准兼容？

对。VSC3316已被证明可以切换显示端口信号，并且它与所有显示端口规格兼容。有关详细信息，请参阅网站上标题为“使用VSC3316交换和路由DisplayPort信号”的应用说明。

Where can I find out more details about the input equalizer in the VSC3316?

VSC3316的输入均衡器由两组三种模拟放大器组成，可以调整以创建不同的均衡混合。均衡器的良好描述以及如何调整它在VSC3316网页中提供的“VSC3316均衡器设置和优化”中。

这个VSC3316支持PCI Express吗？

是的，已证明VSC3316可与PCIe Gen 1和2配合使用。它还与PCIe Gen 3规范的当前版本（0.71）兼容。有关详细信息，请参阅VSC3316网页上标题为“使用VSC3308和VSC3316均衡PCI Express Gen 1、2和3通道”的应用说明。

VSC3316能否用于DVI或HDMI等直流耦合应用？

是的，但直流耦合需要小心，以确保发射机输出和接收机输入的共模电压匹配。DVI或HDMI视频信号到VSC3316的直接耦合（无交流耦合电容器）可通过使用电阻器/二极管匹配接口来实现，如VSC3172网页上“使用电阻器和二极管将VSC3172连接到TMDS（DVI/HDMI）信号”应用说明中所述。另一种方法是偏置电源，如VSC3316网页上的应用说明“4x4 HDMI交换机使用VSC3316”所示。

是否有一个设备可以平衡的最大记录道长度？

答案取决于背板结构的类型和数据速率。对于使用Nelco 4000-13材料的带状线布局（许多背板的典型情况），最大长度范围为120英寸（2.5 Gbps）到30英寸（10 Gbps）。有关详细信息，请参阅网站上标题为“使用VSC3316均衡背板”的应用说明。

VSC3316可以平衡的电缆长度是多少？

答案取决于电缆类型和数据速率。对于28AWG电缆（如用于SAS SFF-8470的电缆），最大长度范围为36米（2.5 Gbps）到10米（10 Gbps）。有关详细信息，请参阅网站上标题为“使用VSC3316均衡28AWG电缆”的应用说明。

是否可以通过单个I2C事务写入/读取多个顺序寄存器？

单通道使用多少功率？

什么是FlexEQ技术？

Microsemi的FlexEQ是一种灵活的、同类最佳的自适应均衡技术，使通信信号能够在低成本的物理介质中传输得更远、更快、无差错。FlexEQ技术通过在现有光纤、铜缆和背板上实现带宽升级，降低了高速传输的成本。FlexEQ包含在越来越多的Microsemi交叉点开关、背板收发器和电子色散补偿时钟和数据恢复（EDC/CDR）产品中。有关FlexEQ技术及其产品的更多信息，请访问FlexEQ网站。

我应该启用哪些端口（位ccoreoff）以确保核心电源打开？

有关详细信息，请参阅数据表的第2.8节。由于端口2,3,4和5连接到核心的左侧，因此应该启用至少一个这些端口。类似地，为了确保核心电源打开，使得与右侧相关联的端口之一。

VSC3340型

VSC3340是否有HSPICE或IBIS-AMI仿真模型？

是的，可提供标称（6.5g）模式的HSPICE模型。此时无法使用Ibis-AMI。

数据表显示SPI端口上的所有事务都是3个字节。所以对于寄存器写，它是写命令/地址/数据，波形图反映了这一点。然而，对于寄存器读取，波形图显示了一个4字节的事务，所以读取命令/地址/数据。请澄清？

三个字节是正确的，在某种程度上，数据表描述中少了一个重要的句子。在读操作期间，字节1是全部0，字节2是地址字节，字节4是数据。字节3是信号通过逻辑传播所需的“丢弃”时钟周期，并使字节4数据字节与时钟同步。因此，当从VSC3340读取时，将忽略读取序列中的第3个8位块。

可以通过写入配置位来复制CONFIG pin函数吗？

我应该如何处理未使用的高速输入和输出？

未使用的输入和输出应保持未连接。不需要采取其他行动。

VSC7109、VSC7110、VSC7111、VSC7112、VSC7113

VSC7111控制信号+3.3V是否允许？

是的，但是输出仅驱动+2.5V的高电平。

VSC7111是否支持PCI Express？

Yes, the VSC7111 has been demonstrated to work with PCIe Gen1, Gen2 and Gen3. Contact your local sales representative for additional information.

控制信号上是否有内部上拉或下拉电阻？

是的，LOPWR、SCK、SDA有内部上拉电阻器，而IFMODE*和SA*有内部下拉电阻器。MUXCFG和EQMAN两者都没有，必须在PCB上单向拉动。

VSC7111高速I/O DC是否与VSC3172/VSC3144兼容？

是的，VSC7111和VSC3172/VSC3144的输入和输出都是相互兼容的。它们可以以任何组合进行直流连接。

在静态模式下，从初级配置切换到次要配置需要多长时间？

Typically about 20ns.

AEQ是如何工作的？

有多少输入损耗可以平衡？它能以多大的数据速率使用？数据表对此进行了说明。AEQ可以使用高达10 Gbps的EQ功率损失。高达约9 Gbps，AEQ可以均衡输入损失高达约18分贝在奈奎斯特。在10 Gbps时，这将降至约12 dB的均衡。有关VSC7111 AEQ的详细应用说明可在VSC7111网页上下载。

Does the VSC7111 provide the capability to swap the transmit polarity?

不，没有。

当设备EQ设置为自适应时，OOB是否关闭？

OOB和AEQ是两个独立的函数。OOB与服务水平相关，用户在任何情况下都需要能够使用OOB。

如果需要更改全局MUX select设置，是否需要关闭输入和输出端口的电源？

不，你不需要关掉任何东西。自动切换。

单通道使用多少功率？

标称电源估计电子表格可在此部分的网页上获得。

该对的P和N侧面可以交换吗？

VSC7111不支持端口反转模式，但是，只要输入和输出都交换，端到端的极性将保持不变。

VSC8115

VSC8115是否符合ITU-T标准中的抖动传输规范？

虽然在VSC8115-02和VSC8115-03中不支持ITU-T抖动传输遵从性，但是VSC8115-05和VSC8115-06具有符合ITU-T标准的抖动传输模式。此模式通过将旁路引脚设置为VDD启用。请注意，这样做将稍微降低抖动容忍度，但它仍将满足SONET标准。数据表中提供了抖动传输和抖动容限图。

如何连接SD和LOCKREFN？

当从光学模块输出的SD输出为LVPECL时，应连接到VSC8115的SD输入，锁定refn输入应绑住。如果从光学模块输出的SD为LVTTL，则应连接到VSC8115的锁定refn输入，SD输入应绑住。

差分数据输入、数据输出和CLKOUT信号支持LVDS或LVPECL逻辑。设备上是否有选择其中一个的pin控制？

不，在LVDS或LVPECL逻辑电平之间选择不需要管脚控制。VSC8115可端接至LVDS或LVPECL。

建议与参考时钟（Refclk）一起使用的滤波电容器和19.44 MHz振荡器零件号是什么？

请参阅评估委员会示意图和物料清单（BOM），以了解这些组件和其他组件的最新建议（都可在VSC8115网页上获得）

VSC8247、VSC8248

BIST生成器可以通过RxOUT而不是TXOUT将图案发送出来吗？

对。RxOut可以通过30x8032.0=1设置为TxOut的副本。但是，用户还应该将30x8022.1=0设置为在RxIn没有输入时禁用静噪。

设备何时从EEPROM加载固件？

固件将做什么？一般来说，当设备配置为I2C主模式时，设备将从EEPROM获取固件。固件将执行校验和测试。如果通过，它将增加看门狗计数器。

在TWS主模式下，固件自动从EEPROM加载。如果硬件看门狗计时器在某个点超时，会生成什么类型的重置（如果有的话）？

A hardware reset is NOT issued in this case. It is just a firmware load. Channel and global registers are not affected by firmware loads with the exception of the few registers that the firmware controls.

参考时钟抖动是否影响高速输出抖动？

不需要。Microsemi EDC CDR架构使用参考时钟作为提示时钟，并允许高速输出抖动保持独立于参考时钟抖动水平。

LOPC引脚是否可以保持浮动（未连接）？

可以将LOPC引脚浮动（未连接）留下，因为销在内部拉高。但是，强烈建议使用模块的RXLO，微控制器或FPGA驱动LOPC引脚，以确保无缝设备功能。

如果用户在VSC8247/VSC8248成功启动后执行MCU活动监视，然后发现MCU已停止工作，是否应应用硬件或软件重置？

应考虑两种情况：a）如果用户正在从EEPROM加载固件，并且看门狗定时器负责监视MCU活动，则无需硬件或软件（1Ex8002.7）重置即可重新加载固件并使MCU再次运行。固件将自动重新加载，MCU将自行重新启动。但是，请注意，如果固件在初始化过程中设置了寄存器，然后用户通过MDIO或TWS（从属）接口更改其值，则当固件重新加载/重新启动时，用户设置的值将被覆盖。如果校验和失败，则硬件看门狗计数器（1Ex801A）将不会重置为其超时值，并在某个点超时（并导致EEPROM自动加载固件）。此外，基于固件的看门狗计数器（1ExFFE1）将停止递增。b）如果用户正在通过MDIO或TWS（从机）加载固件，如果确定固件已挂起，则用户必须重新加载固件并在执行设备数据表（标题为“MDIO和两线串行从机接口”的部分）中概述的程序后重新启动操作，数据表第2.0版第3.12.2节）。用户需要经常读取看门狗寄存器（1ExFFE1）以验证它是否在递增。如果看门狗没有增加，那么用户应该加载固件，直到它增加为止。

EDC固件维护哪些特定于应用程序的变量，以及如何访问这些变量？

除了设备数据表中列出的可以读写的硬件寄存器外，EDC固件还维护许多特定于应用程序的变量。变量由其变量地址（VA）标识，有时称为索引或参考号。其中一个变量是VA 0x63处的变量，它在冻结模式期间启用AGC自动调整。变量通过硬件控制和数据寄存器间接访问。控制寄存器的格式如下：15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 WR RD C5 C4 C3 C2 C1 C0 VA7 VA6 VA5 VA4 VA3 VA2 VA1 VA0 C[5:0]=通道0到3 VA[7:0]=可变地址控制寄存器数据寄存器VSC8240/VSC8242 0x1E \u 8A03 0x1E \u 8A04 VSC8247/VSC8248 0x1E \u FFE3 0x1E \u FFE4变量写入过程：（可选）连续读取控制寄存器直到内容为0，空闲并准备接受命令，将16位值写入数据寄存器，将WR位=1、C[5:0]和VA[7:0]写入控制寄存器，连续读取控制寄存器直到WR位被清除。变量读取程序：（可选）连续读取控制寄存器直到内容为0，空闲并准备接受命令，将RD位=1，C[5:0]和VA[7:0]写入控制寄存器，连续读取控制寄存器直到RD位被清除，从数据寄存器读取16位值。

安装Microsemi EDC产品GUI需要满足哪些基本的计算机要求？

为EDC产品安装Microsemi GUI所需的基本要求如下：对目标计算机的管理访问安装.Net Framework 2.0 Windows 2000或更高版本的Windows操作系统最低硬件要求：奔腾90 MHz处理器和32 MB RAM（额外的RAM将带来更好的性能）。

固件在EDC设备操作中扮演什么角色？

这个ADAPTIVE firmware adapts to a particular channel to achieve minimum bit error rate (BER). There are a couple of points in ensuring that the firmware achieves the target BER. The first one is to provide initial starting settings. The second one is that the firmware initially converges to a solution and then goes into maintenance mode in which it manages EDC coefficients to track any external changes.

不通过EDC设备的RXIN接口就可以访问VScope吗？

It is NOT possible to access VScope in the TxIn configuration. VScope is only accessed with the input going through the RxIn path. The TxIn path has a function that enables the customer to verify vertical eye amplitude by controlling decision threshold voltage. The user obtains bit error rate vs decision threshold (BER-V) curves that provide margin information on the vertical eye opening of the input receiver.

LOPC引脚的功能是什么？为什么它需要由SFP+模块（Rx LOS）或uC/FPGA驱动？

VSC8248固件定期轮询（约50ms）LOPC引脚的状态，并根据状态更改固件状态机状态。LOPC断言后，固件状态机进入“冻结”状态。在LOPC解除断言（即，VSC8248的Rx-in处存在有效信号）时，算法切换回“跟踪”状态。在“跟踪”状态下，优化滤波器抽头以提高信号质量。

什么是VScope？

VScope是Microsemi的一项专利嵌入式波形查看技术，它允许信号完整性分析功能直接内置到IC芯片中。工程师和系统操作员可以用类似示波器和误码率检测器的方式扫描IC内部的数据，从而实现测试和系统监控的独特功能。VScope是Microsemi提供的几种信号调节器和背板收发器产品中的一项功能。有关VScope以及支持VScope的产品的更多信息，请访问VScope网站www.vscope.com。

VSC824X EDC产品系列是否允许在不影响其他通道的情况下重新配置单个通道？

对。自适应算法提供了独立信道操作的灵活性。每个通道都有自己的状态机来控制算法。来自每个模块的信号丢失（LOS）指示器控制每个通道的LOPC输入信号，以指示模块何时存在或不存在。每个通道通过固件独立运行，其操作不会影响其他通道。在自适应模式下，固件对模块状态作出响应，而在静态模式下固件不响应模块状态。任何一种模式都是基于每个通道配置的。

VSC824X EDC产品系列固件是否支持SFP 10GBASE-SR、-LR和-LRM模块？

是否有一种配置可以用于所有模块类型？自适应固件提供了适应输入条件的灵活性，并设置EDC的滤波器响应，以确保每个模块实现最小误比特率（BER）。用户无需担心EDC系数设置。自适应固件负责优化，并且是“即插即用”的。静态模式操作可能需要用户加载每个模块类型的配置设置。

当设备启动时，它在什么位置寻址EEPROM？

所有stwa1信号必须是相同的。所有STWA0信号必须是相同的。但是，STWA1不必与STWA0相同。为PADDR做同样的事情[4..2]。模式2 = 0数字核心时钟速率= refclkn / p / 2模式1 = x dont care模式0 = 1 i2c主站使用Atmel EEPROM EEPROM I2C地址= 1010_STWA1，STWA0，Page VSC8248 I2C地址= 1000_PADDR4，PADDR3，PADDR2。

由于有自适应和静态两种模式可用，一些通道是否可以在自适应模式下工作，而其他通道是否可以同时在静态模式下工作？

正如第AA-00287条所指出的，每个通道都有自己的状态机，并且独立于其他通道运行。因此，任何信道都可以处于独立于其他信道的任何状态。状态机如下所示，可以通过I2C或MDIO进行控制：Reset：重置算法，确保算法从已知的良好状态开始。等待：指示模块是否存在。如果算法状态为等待状态，则模块不存在，固件检测到LOS。收敛：模块存在，算法收敛。如果CDR不能锁定，则算法将处于收敛状态。跟踪：模块存在。CDR已锁定到数据。自适应算法具有收敛性。算法在维护模式下跟踪信道。冻结：外部用户停止自适应算法。它相当于静态模式。

QSFP+模块寄存器映射是否可通过VSC8248的主TWS接口访问？

VSC8248设备中的每个通道都包含一个双线主接口，用于与连接到通道数据路径的SFP+模块进行通信。在四个可用（TWS）主接口中，任何一个接口都可以连接到QSFP+模块以与模块通信。数据表中描述的所有模块管理功能都可用于QSFP+模块。

During auto/manual transfer modes, can the TWS bus be recovered from the进行中不中断高速数据路径的状态？

当TWS控制状态寄存器持续报告进步中的命令状态（1Fx8000.3:2=10），TWS接口可以恢复到空闲状态通过发出软件全局块重置（1Ex8003.3:0）。该寄存器重置TWS控制器块，包括TWS主接口、SFP+寄存器和TWS状态机。寄存器不会中断高速数据路径。

vsc8486.

VSC8486是否有IBIS型号？

不建议将IBIS型号用于VSC8486的高速I/O。相反，应该使用HSPICE模型。对于低速I/O，VSC8476的IBIS模型也是VSC8486的代表。

LOS、LOPC和LOL是否会在LAN和WAN模式下触发WIS\ U INTB（用于SFP+模块TX\ U Disable）？

LOS和LOL将在LAN和WAN模式下触发WIS\ U INTB，但LOPC将仅在WAN模式下触发WIS\ U INTB。

提供给VSC8486的参考时钟（REFCLK）的抖动要求是什么？

在12 KHz至20 MHz的频带内，提供给VSC8486的参考时钟（REFCLK）上的抖动应不大于1.1 ps RMS。

为什么我的参考时钟（REFCLK）不能被Microsemi设备正确识别？

通常，当Microsemi设备的时钟输入中存在内部终端电阻器时，客户可以决定仅使用从时钟驱动器的输出到Microsemi设备的输入的AC耦合时钟信号。但是，如果时钟驱动程序采用较旧的LVPECL设计，则需要返回路径。在这些情况下，应在驱动器输出和交流耦合电容器之间添加一个下拉电阻器。

为什么MDIO总是读回0x0000？

Most of the time this condition is due to the REFCLK not being received properly by the device.

注册用户和合作伙伴

如何购买

单位

解决方案合作伙伴

质量& Packaging

知识库（以太网交换机/PHY、IP和信号完整性）

概述

General Topics

如何确定“VSC”设备的订购零件号？

如何确定“VSC”设备的日期代码和批次代码？

标记小包装的设备代码是什么？

ISI抖动，模式依赖抖动和数据依赖抖动有什么区别？

根据经验法则，FR-4板材料迹线长度和通道损耗之间的关系是什么？

我如何布局一个更厚的50欧姆特性阻抗PCB跟踪？

如何查找处于“寿命终止”（EOL）或“不推荐用于新设计”（NRND）状态的产品的技术信息或替代品？

VSC7227型

如何从ADC读取电源？

如何使用内部温度监视器？

如何启用数据速率检测？

我可以将多少数据速率编程到数据速率检测功能中？

寄存器CH\u CP已设置，但输出端仍然没有信号。还需要设置哪些寄存器？

如何关闭任何DFE水龙头？

什么是点击0最大/最小限制和分接头1-3限制你在GUI中做什么？

DFE块中的VF和AP是什么？

如何在手动模式下设置EQ阶段？

EQ\表的有效范围是多少？

什么是EQ\u BUFF和EQ\u DIFF？

如何设置Refout的输出来源？

参考时钟必须来自25MHz晶体吗？

恢复的时钟是否可以访问？

恢复的时钟是否可以访问？

参考时钟是否需要与输入信号同步？

外部基准时钟可以是单端的吗？

外部基准时钟可以是单端的吗？

绕过频率合成器时，如何计算外部参考时钟频率？

如果使用外部基准时钟，频率是否必须除以256？

使用外部1/256参考时钟时如何配置设备？

当视距引脚设置为输出所有通道视距信号的“或”时，是否忽略掉掉电的通道？

默认情况下LOS引脚的输出是多少？

当从I2C模式切换到引脚带模式时，寄存器会发生什么变化？

版本A和版本B之间的建议初始化设置是否有差异？

VSC7227的延迟是多少？

为数据速率配置设备时需要设置哪些寄存器？

What is the minimum pulse width required for Reset?

如何处理未使用的输入接收器引脚？

如果使用I2C模式（模式0和模式1=低），如何连接其他控制引脚？

控制引脚是否允许3.3伏电压？

内部错误检测器是否有模式反转？

VSC7227输出是否可以突破？

VSC7227是否有数据极性反转寄存器？

VSC7227能否支持数据表表2中所列数据速率以外的数据速率？

VSC7224型

当VSC7224设置为光纤通道模式时，是否仍需要寄存器读/写操作？

要设置哪个寄存器来启用数据速率检测？

我可以将多少数据速率编程到数据速率检测功能中？

这是什么意思点击0最大/最小限制和分接头1-3限制你在GUI中做什么？

参考时钟是否需要与输入信号同步？

当从I2C模式切换到引脚带模式时，寄存器会发生什么变化？

设备是否可以在其工作范围内的任何数据速率下设置为重定时pinstrap模式？

每个频道都能关机吗？

为数据速率配置设备时需要设置哪些寄存器？

当设备设置为重新驱动模式时，为什么没有输出？

What is the minimum pulse width required for Reset?

如果使用I2C模式（mode0和mode1 = low），如何连接另一个控制引脚？

控制引脚是否允许3.3V电压？

内部错误检测器是否有模式反转？

当设备设置为重新驱动模式时，为什么没有输出？

What is the typical propagation delay through the device?

DFE块中的VF和AP是什么？

如何在手动模式下设置EQ阶段？

Are the high pass and low pass filter values available?

EQ表的有效范围是多少？

什么是EQ\u BUFF和EQ\u DIFF？

绕过频率合成器时，如何计算外部参考时钟的频率？

外部参照可以单端驱动吗？

如果使用外部基准时钟，频率是否必须除以256？

使用外部1/256参考时钟时，如何配置VSC7224？

VSC7224的输出能被抑制吗？

VSC7224是否有极性反转寄存器？

如何设置Refout的输出来源？